

COMPUTACIÓN DIGITAL

UNIDAD 1 FUNDAMENTOS DE SISTEMAS DIGITALES

Ing. Marcelo Urbina. PhD.
Periodo May 2024 – Sep 2024

Objetivo

- Comprende y domina los fundamentos de los sistemas digitales.
- Analiza, sintetiza y diseña circuitos electrónicos combinacional y secuencial

Contenido

CIRCUITOS COMBINACIONALES MSI


Conversores de código

- Decodificadores, CI's correspondientes
- Decodificador BCD a 7 segmentos
- Display de ánodo y cátodo común
- Codificadores, codificador de prioridad, CI correspondiente

Introducción

Un decodificador es un circuito combinatorial, que en su forma más general, **posee n entradas y 2^n salidas digitales**, donde solamente una de las salidas puede estar activa permaneciendo el resto en reposo.

Tienen como función detectar la presencia de una determinada combinación de bits en sus entradas y señalar la presencia de este código mediante un cierto nivel de salida




$$\text{SALIDAS} \leq 2^n$$

Decodificador 1 a 2

Un decodificador 1 a 2 (DEC 1 a2) puede realizarse con un solo inversor:

A0	O0	O1
0	1	0
1	0	1



- Para una entrada 0, tenemos la salida O0
- Para una entrada 1, tenemos la salida O1

Decodificadores

Decodificador BCD a 7 segmentos

Display 7 segmentos.

Codificadores



Introducción

Configuraciones

Aplicaciones

CI correspondiente

Decodificador 2 a 4



2 a 4 DEC

A1	A0	O0	O1	O2	O3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

$$O0 = \overline{A1} \overline{A0}$$

$$O1 = \overline{A1} A0$$


$$O2 = A1 \overline{A0}$$

$$O3 = A1 A0$$

Decodificador 3 a 8

A continuación, se muestra un decodificador de $n = 3$ entradas y por lo tanto 2^n salidas, es decir, $2^3 = 8$ salidas.


En los circuitos integrados siempre encontraremos el pin habilitador (ENABLE)



Entradas				Salidas							
EN	A_2	A_1	A_0	O_0	O_1	O_2	O_3	O_4	O_5	O_6	O_7
1	*	*	*	1	1	1	1	1	1	1	1
0	0	0	0	0	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1
0	1	1	0	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	0


Conexiones en Cascada

Utilizando decodificadores pequeños se puede construir decodificadores con mayor número de salidas.



Direccionar espacios de memoria

La función principal del decodificador es la de direccionar espacios de memoria. Un decodificador de N entradas puede direccionar 2^N espacios de memoria. Para poder direccionar 1kb de memoria necesitaría 10 bits, ya que la cantidad de salidas sería 2^{10} , igual a 1024.



Direccionar espacios de memoria

CMOS comerciales


4028	BCD a decimal (nivel activo alto)
4514	4 a 16 líneas (nivel activo alto)
4515	4 a 16 líneas (nivel activo bajo)

TTL comerciales

74139	2 a 4 (doble) (Nivel activo bajo)
74155	2 a 4 (doble) (Nivel activo bajo)
74156	2 a 4 (doble) (Nivel activo bajo) (Open Collector)
74137	3 a 8 (Nivel activo bajo)
7442	BCD a decimal (Nivel activo bajo)
74154	4 a 16 (Nivel activo bajo)
7445	BCD a decimal (Nivel activo bajo)(Open Collector)

Decodificadores BCD a 7 segmentos

Es un circuito combinatorial que permite un código BCD en sus entradas y en sus salidas activa un display de 7 segmentos para indicar un dígito decimal.




Dígito Decimal	Entradas				Salidas de segmentos						
	D	C	B	A	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
10	1	0	1	0	X	X	X	X	X	X	X
11	1	0	1	1	X	X	X	X	X	X	X
12	1	1	0	0	X	X	X	X	X	X	X
13	1	1	0	1	X	X	X	X	X	X	X
14	1	1	1	0	X	X	X	X	X	X	X
15	1	1	1	1	X	X	X	X	X	X	X

Decodificadores BCD a 7 segmentos

Circuito 7447

EL circuito es un decodificador para display de ánodo común con salidas activas en bajo, a continuación tenemos la tabla de verdad o de conversión con el esquema de este circuito.






Function Table



Decimal or Function	Inputs						BI/RBO (Note 1)	Outputs						
	LT	RBI	D	C	B	A		a	b	c	d	e	f	g
0	H	H	L	L	L	L	H	L	L	L	L	L	L	H
1	H	X	L	L	L	H	H	H	L	L	H	H	H	H
2	H	X	L	L	H	L	H	L	L	H	L	L	H	L
3	H	X	L	L	H	H	H	L	L	L	L	H	H	L
4	H	X	L	H	L	L	H	H	L	L	H	H	L	L
5	H	X	L	H	L	H	H	L	H	L	L	H	L	L
6	H	X	L	H	H	L	H	H	H	L	L	L	L	L
7	H	X	L	H	H	H	H	L	L	L	H	H	H	H
8	H	X	H	L	L	L	H	L	L	L	L	L	L	L
9	H	X	H	L	L	H	H	L	L	L	H	H	L	L
10	H	X	H	L	H	L	H	H	H	H	L	L	H	L
11	H	X	H	L	H	H	H	H	H	L	L	H	H	L
12	H	X	H	H	L	L	H	H	L	H	H	H	L	L
13	H	X	H	H	L	H	H	L	H	H	L	H	L	L
14	H	X	H	H	H	L	H	H	H	H	L	L	L	L
15	H	X	H	H	H	H	H	H	H	H	H	H	H	H
BI	X	X	X	X	X	X	L	H	H	H	H	H	H	H
RBI	H	L	L	L	L	L	L	H	H	H	H	H	H	H
LT	L	X	X	X	X	X	H	L	L	L	L	L	L	L


Display 7 segmentos

El display está formado por un conjunto de 7 leds conectados en un punto común en su salida, bien en ánodo común o ánodo común.



Codificador

- Es un circuito digital que realiza la operación inversa de la que efectúa un decodificador.
- Convierte la información de un número de entradas M a N bits de salida, donde $M \leq 2^N$. Las salidas generan el código binario correspondiente al valor de entrada.
- Lo normal es que se realicen codificadores de 2^N entradas y N salidas (a binario).
- En general este tipo de codificador puede construirse a partir de n compuertas OR de 2^{n-1}



Entradas								Salidas		
I0	I1	I2	I3	I4	I5	I6	I7	A ₂	A ₁	A ₀
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

Codificadores con prioridad

Este tipo de codificadores permiten que varias entradas estén activadas simultáneamente. La siguiente tabla muestra la lógica de entrada y salida de un codificador con prioridad.

Entradas								Salidas		
I ₀	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇	A ₂	A ₁	A ₀
1	0	0	0	0	0	0	0	0	0	0
X	1	0	0	0	0	0	0	0	0	1
X	X	1	0	0	0	0	0	0	1	0
X	X	X	1	0	0	0	0	0	1	1
X	X	X	X	1	0	0	0	1	0	0
X	X	X	X	X	1	0	0	1	0	1
X	X	X	X	X	X	1	0	1	1	0
X	X	X	X	X	X	X	1	1	1	1

$$A_2 = \overline{I_7} \overline{I_6} \overline{I_5} I_4 + \overline{I_7} \overline{I_6} I_5 + \overline{I_7} I_6 + I_7$$

$$= I_4 + I_5 + I_6 + I_7$$


$$A_1 = \overline{I_7} \overline{I_6} \overline{I_5} \overline{I_4} \overline{I_3} I_2 + \overline{I_7} \overline{I_6} \overline{I_5} \overline{I_4} I_3 + \overline{I_7} I_6 + I_7$$

$$= \overline{I_5} \overline{I_4} I_2 + \overline{I_5} \overline{I_4} I_3 + I_6 + I_7$$

$$A_0 = \overline{I_7} \overline{I_6} \overline{I_5} \overline{I_4} \overline{I_3} \overline{I_2} I_1 + \overline{I_7} \overline{I_6} \overline{I_5} \overline{I_4} I_3 + \overline{I_7} \overline{I_6} I_5 + I_7$$

$$= \overline{I_6} \overline{I_4} \overline{I_2} I_1 + \overline{I_6} \overline{I_4} I_3 + \overline{I_6} I_5 + I_7$$

SN74LS147



10 a 4





FUNCTION TABLE

INPUTS									OUTPUTS			
1	2	3	4	5	6	7	8	9	D	C	B	A
H	H	H	H	H	H	H	H	H	H	H	H	H
X	X	X	X	X	X	X	X	L	L	H	H	L
X	X	X	X	X	X	X	L	H	L	H	H	H
X	X	X	X	X	X	L	H	H	H	L	L	L
X	X	X	X	X	L	H	H	H	H	L	L	H
X	X	X	X	L	H	H	H	H	H	L	H	L
X	X	X	L	H	H	H	H	H	H	L	H	H
X	X	L	H	H	H	H	H	H	H	H	L	L
X	L	H	H	H	H	H	H	H	H	H	L	H
L	H	H	H	H	H	H	H	H	H	H	H	L

H = HIGH Logic Level, L = LOW Logic Level, X = Irrelevant

SN74LS148



**SN74LS148
FUNCTION TABLE**

INPUTS									OUTPUTS				
EI	0	1	2	3	4	5	6	7	A2	A1	A0	GS	EO
H	X	X	X	X	X	X	X	X	H	H	H	H	H
L	H	H	H	H	H	H	H	H	H	H	H	H	L
L	X	X	X	X	X	X	X	L	L	L	L	L	H
L	X	X	X	X	X	X	L	H	L	L	H	L	H
L	X	X	X	X	X	L	H	H	L	H	L	L	H
L	X	X	X	X	L	H	H	H	L	H	H	L	H
L	X	X	L	H	H	H	H	H	H	L	H	L	H
L	X	L	H	H	H	H	H	H	H	H	L	L	H
L	L	H	H	H	H	H	H	H	H	H	H	L	H

Decodificadores

Decodificador BCD a 7 segmentos

Display 7 segmentos.

Codificadores

Taller

Desarrollo de un decodificador 4 a 16 en base a decodificadores 2 a 4

